项目描述：项目芯片集成了32位cpu，包含sd，usb，nandflash，spi等高速通讯接口以及gpio，uart，i2c等通用接口。包含scan/mbist/cpu test 等6个测试模式。负责项目中scan部分。
1.采用top-down/mapped flow，利用dft compile工具，完成整体soc芯片的scan ion，scan stitching
2.产生12条scan chain，scan register的数量为26803个，instance数量为186k，io数量为224（114个pi，110个po）
3.利用tetramax工具完成atpg（stuck at），test coverage：96%，at pattern的数量为4000

项目描述：芯片采用TSMC 28nm HPC工艺，standard cell的数量为48341个，core的面积为0.30.3
1.完成SDC文件的书写，为设计添加一定的时序约束
2.利用Innovus完成M4的Place、CTS以及Route，对各个阶段的结果进行优化
3.postRoute完成后的density在70%左右

项目描述：包含4个hard macro和37567个standard cell，core的面积为0.90.6
1.Floorplan阶段手动摆放hard macro并完成IO port assign，采用high effort的CCOPT流程完成CTS综合及优化
2.PostRoute OPT完成之后的density为47%，实现setup和hold clean
3.输出DEF文件、netlist文件以及gds文件，完成chip finish